O design inovador de chips e a técnica de renderização paralela!
Uma nova patente de 23 de novembro da AMD revela algo realmente importante e complementa outras que já vimos. Embora as patentes não sejam “lei” e muitas não signifiquem nada como tal, esta, pelo seu detalhe e conteúdo, acreditamos ser fundamental, pois certamente será a base de gráficos futuros ** RX 9000 com arquitetura RDNA 5** , baseado em chiplets e com renderização paralela. Como serão os gráficos e como funcionarão?
Bem, a forma como a AMD vai trabalhar na GPU é bem diferente do que faz na CPU. Não haverá um IOD propriamente dito, o esquema, tal como é proposto, mostra que falamos de chips"completos", mas acima de tudo e acima de tudo, independentes. Isso gera um debate sobre como eles serão sincronizados e como a latência será aliviada, que embora não saibamos, lançaremos algumas especulações sobre isso.
AMD RX 9000 com RDNA 5 e sua nova patente de chiplet: renderização paralelizada?
À medida que o panorama da tecnologia continua a evoluir, prevê-se que haverá avanços significativos em certas áreas até ao ano 2025 ou mesmo antes de 2026. Para compreender plenamente as implicações destes desenvolvimentos, é importante examinar a perspectiva oferecida. pela Advanced Micro Devices (AMD) em relação às suas patentes. Ao compreender este conceito mais amplo, podemos preparar-nos melhor para o que está por vir e explorar potenciais oportunidades e desafios associados a estas tecnologias emergentes.
São divulgados sistemas, aparelhos e métodos para realizar trabalho geométrico em paralelo em múltiplos chips. Um sistema inclui um processador baseado em chiplet com vários chips para realizar trabalhos gráficos em paralelo.
Em vez de ter um despachante central para distribuir o trabalho para chips individuais, cada chiplet determina por si mesmo o trabalho a ser feito. Por exemplo, durante uma chamada de desenho, cada chiplet calcula quais partes buscar e processar a partir de uma busca ou porções correspondentes a um ou mais objetos gráficos da chamada de desenho.
Uma vez calculadas as fatias, cada chiplet obtém as buscas correspondentes e processa os índices. Os chipsets executam essas tarefas em paralelo e independentemente um do outro.
Durante o processamento dos buffers de índice, os chips realizam vários estágios simultâneos dentro do pipeline de renderização gráfica.
Muitas dúvidas no ar
A patente é complexa e, logicamente, falta muita informação, mas também revela muito mais. Por exemplo, fala-se de até 12 chips na patente entre outras configurações, o que é um número que nos choca bastante, porque implica chips muito mais simplificados do que seria de esperar a princípio, ou pelo contrário, um número muito denso de Shaders.
Mas há mais coisas no ar. A AMD fala em atribuições bastante complexas nas tarefas para chegar aos CPs que, segundo a patente, Será feito entre o firmware, o driver e o hardware. Isso abre a possibilidade de que, uma vez que a possibilidade de um IOD como tal foi eliminado, haverá uma nova segmentação nos drivers AMD onde eles começarão do zero com RDNA 5.
No fundo, é essencial esclarecer e evitar qualquer ambiguidade relativamente aos vários aspectos mencionados na patente. A AMD identificou um mínimo de cinco categorias distintas ao organizar os componentes das partes mais externas para as mais internas da seguinte forma:
-**Chiplet-> CP-> Geometry Engine-> Shader Engine-> Rasterizer **
Na verdade, o que chama a atenção nesses chips é sua independência, pois funcionam de forma semelhante às unidades de processamento gráfico (GPUs) convencionais. Além disso, são concebidos de tal forma que parecem ser contínuos e transparentes entre si, permitindo a partilha de informações e recursos potencialmente partilhados entre eles.
Independente, mas conectado e compartilhando?
É a filosofia do Ryzen, mas com latência menor, e possivelmente a AMD acabará dando o salto de CPU para algo semelhante no futuro às custas de tentar mover elementos para os chips para reduzir a latência. O RX 9000 com RDNA 5, de acordo com a patente, Cada chiplet poderá acessar a memória de forma independente. , o que sugere um maior aproveitamento (que não precisa ser maior largura de banda por segundo como tal, permanece para ser visto) do PCIe 5.0 ou 6.0 , pois mesmo sendo unidades independentes, o acesso à memória deve ser compartilhado logicamente.
Isto sugere que com o RX 9000 RDNA 5 a velocidade e as latências da RAM serão fundamentais para aumentar o desempenho em DDR5. Por fim, um detalhe que pode passar despercebido. O sistema, o PC em geral, vê os chips como uma unidade , daí a caixa com linhas tracejadas na Figura 2.
A ilustração acima mencionada implica que apenas o firmware possui conhecimento do intrincado funcionamento interno do circuito integrado, como evidenciado pelo seu posicionamento em um lado do diagrama, enquanto o driver reside no lado oposto e se comunica com vários componentes, como o sistema operacional. , aplicativos e unidade central de processamento, juntamente com armazenamento de memória.
Definitivamente, A forma de trabalhar parece ser muito parecida com a atual. , pois ainda existem três grandes blocos: CPU, RAM e GPU, apenas este último possui chips e, mais importante, eles estão conectados pelo que A AMD chama Communication Link , mais conhecido por sua patente como Crosslink.
AMD Crosslink, o que é exatamente e como ele se conectará aos chips?
Entramos plenamente em algo que foi visto em 31 de dezembro de 2020! A patente é na verdade muito extensa, então tentaremos simplificá-la já que pela primeira vez a AMD irá utilizá-la no PC no que entendemos como RDNA 5 e acima de tudo, falando de chips GPU.
O princípio fundamental a ser entendido é que os componentes da Camada 3 e da Camada Física associada (PHY) serão reintegrados em um único chip, com base na inovadora patente AMD Crosslink. Este processo envolve a divisão da arquitetura existente da série Radeon RX 6000 em chips individuais, semelhante ao funcionamento do layout da placa gráfica MI300.
Assim, cada chiplet RX 9000 individual equipado com tecnologia RDNA 5 compreenderá os seguintes componentes:
-WGP -GFX -L1 -GDF (Malha de Dados Gráficos) -L2 -SDF (Malha de Dados Escalável) -L3 -Controlador PHY
Com esta ordem em mente, dentro de cada chiplet, todos eles estão conectados ao que a AMD chamou de HBX Passive Crosslink, que está localizado em um ponto de conexão entre o SDF e o L3.
A otimização da latência no sistema é alcançada em virtude do fato de que o barramento de comunicação serve como um caminho integrado para todos os chips, com a consideração adicional de que a informação originada diretamente da unidade central de processamento é direcionada para o frontend do domínio do sensor. Esta disposição minimiza eficazmente o tempo necessário para a troca entre estes componentes.
A AMD usa o sistema Crosslink no MI300, mas como esperado requer uma CPU para fazer isso. Obviamente não haverá CPU aqui, apenas chips, então entendemos que a AMD vai matar, pelo menos temporariamente, Infinity Fanout Link , já que neste caso eu não precisaria mais deles, a menos que eu tire o L3 dos chips novamente, o que é improvável dado o que vimos.
RDNA 5, o RX 9000 e essa patente de chip deixam a porta aberta: em 2 nm ou 3 nm?
Dada a natureza bem conhecida destas observações, que foram discutidas anteriormente nos nossos comentários iniciais, pode-se inferir que servem apenas como uma indicação de possibilidades futuras. Considerando a correlação estabelecida entre ambas as patentes-especificamente, as descobertas observadas com a série MI300 e seus derivados, e o recente surgimento desta propriedade intelectual recém-cunhada, apesar da distância considerável que nos separa do lançamento antecipado do RDNA 5-parece altamente provável que testemunharemos resultados comparáveis num futuro próximo.
Agora, com quantos chips? Pois bem, temos que recorrer aos processos litográficos para ter uma ideia da densidade que cada um pode acomodar e assim poder fazer cálculos quanto ao número de Shaders propriamente ditos. Levando em conta o que foi visto no roadmap da TSMC até 2026 que a empresa descobriu, a realidade é que estaremos com os 3nm nessas datas, e só em 2026 poderemos esperar os N2X e N2P , o que pode indicar que RDNA 5 e RX 9000 podem chegar em ambos os nós devido à rapidez desta última patente de chiplet.
Por outras palavras, embora estas estruturas possam parecer mais alinhadas com aquelas construídas usando N2 em vez de N3X com base em considerações temporais, tal suposição permanece puramente conjectural e envolta em enigma.
*️⃣ Link da fonte: