Intel amplia limites com transistores de pilha 3D para um futuro melhor!
A Intel revelou um conjunto de avanços inovadores na tecnologia de transistores como parte de seu roteiro para futuros nós de processo, que a empresa afirma não apenas sustentar, mas também impulsionar a Lei de Moore.
No IEEE International Electron Devices Meeting (IEDM) 2023, os pesquisadores da Intel apresentaram avanços em transistor CMOS ( Complementary Metal Oxide Semiconductor ) **com pilha 3D combinada com fonte de alimentação e contatos diretos na parte traseira.* *
A empresa também apresentou (aqui detalhes) atualizações nos caminhos de escalabilidade com novos recursos relacionados ao fornecimento de energia pela parte traseira, incluindo contatos traseiros, e demonstrou a integração monolítica 3D em grande escala de transistores de silício com transistores de nitreto de gálio (GaN) no mesmo Wafers de 300 mm, em vez de na embalagem.
A Intel enfatizou a importância da escalabilidade do transistor e do aumento da eficiência energética para atender à crescente necessidade de dispositivos de computação mais potentes. O Grupo de Pesquisa de Componentes da empresa está explorando designs de ponta por meio do uso de transistores empilhados, que melhoram a escalabilidade dos transistores e o desempenho geral do sistema, aproveitando os benefícios de tecnologias avançadas de materiais. Esta abordagem inovadora mostra o potencial de integração de diversos materiais de transistores em um único substrato, abrindo caminho para avanços futuros em microeletrônica.
Através de uma análise das tendências atuais, nossa equipe identificou domínios essenciais para investigação e inovação futuras que impulsionarão o progresso no design de transistores. Ao otimizar o empilhamento de transistores e ao mesmo tempo integrar conexões de alimentação e traseiras, prevemos o surgimento de avanços significativos na arquitetura de transistores.
A Intel tomou medidas para melhorar o desempenho final por meio da utilização de materiais de canal bidimensionais em conjunto com avanços na tecnologia de semicondutores. A empresa planeia atingir um marco sem precedentes ao integrar um bilião de transístores num único pacote de chips até 2030. Este objectivo ambicioso procura alargar ainda mais o alcance da Lei de Moore para além dos seus limites actuais.
A empresa afirma que a capacidade de organizar transistores de efeito de campo complementares (CFETs) de maneira vertical com um passo mínimo de porta de 60 nanômetros oferece vantagens em termos de utilização de espaço e desempenho aprimorado por meio de camadas de transistores.
Outro desenvolvimento digno de nota demonstrado no evento deste ano diz respeito aos avanços na integração de processos de silício e nitreto de gálio (GaN) através da utilização de uma nova abordagem conhecida como “DrGaN”. Esta metodologia inovadora pretende facilitar a transferência e entrega eficiente de energia.
A Intel destacou recentemente o potencial dos materiais de canal de dichalcogeneto de metal de transição bidimensional (TMD) para permitir comprimentos de porta física em escala inferior a 10 nanômetros em transistores, apresentando uma oportunidade promissora para a futura tecnologia de semicondutores.
A corporação deverá exibir versões de protótipos de transistores TMD de alta mobilidade, que são parte integrante da tecnologia CMOS, incluindo variedades NMOS (um tipo de dispositivo semicondutor) e PMOS. Além disso, a Intel planeja lançar o primeiro transistor PMOS TMD bidimensional (2D) gate-all-around do mundo, bem como o primeiro transistor PMOS 2D fabricado em um wafer de 300 mm.
A Intel é uma das várias organizações, incluindo IBM, Meta e NASA, que estão colaborando com mais de quarenta outras empresas para desenvolver inteligência artificial de código aberto através de um esforço conjunto.
*️⃣ Link da fonte:
aqui,